英特尔3D封装技术亮剑，台积电半导体龙头宝座不保？

英特尔 在高端技术上的策略错误，意外让后起之秀 台积电 坐上主导全球芯片制造的龙头宝座，这种因为巨人对手的错误而得利，甚至攀上全球颠峰的案例算少见。不过，从2019年起英特尔“硬起来”了，不但“孵化”4年的10nm技术量产，披露一连串最新封装技术，对上台积电的SoIC技术，两大巨头的“真3D ”封装正式过招，究竟鹿死谁手，仍有一番较量。

台积电有两大竞争对手，一是过去一直仰望的英特尔，二是过往处于平行线的三星 ，但这几年却积极从“存储赛道”转到“逻辑赛道”，导致彼此频频过招。

即使是英特尔在高端工艺技术上屡次失误，台积电仍是十分尊敬英特尔，认为其技术研发底气强大，台积电创办人张忠谋更表示“永远不要小看英特尔”。对于三星，张忠谋曾表示佩服其为完成目标而展现的凝聚力，但因近年来两家公司在高端工艺竞争上常常擦枪走火，彼此时常“斜睨”对方。

图 | 英特尔在SEMICON West中进一步披露将2D封装技术EMIB和 3D封装技术 Foveros做结合。（来源：英特尔）

英特尔绝地大反攻

台积电与三星频频较量，且屡次胜出的关键，除了在高端工艺技术上不手软地砸钱，保持巨大的研发能量外，在10年前就看到要延续摩尔定律的寿命，唯有解开后端“封装”技术的瓶颈，因此部署重兵在封装领域。

英特尔虽然在10 nm工艺技术上延迟4年，导致全球芯片制造的龙头宝座拱手让给台积电，但从2019年开始，英特尔展开绝地大反攻。

英特尔日前更在旧金山登场的SEMICON West中，强调能同时提供2D和3D封装技术，分享3项重大封装的全新技术架构：

第一是Co-EMIB技术：英特尔先前已经有嵌入式多芯片互连桥接EMIB（ Embedded Multi-die Interconnect Bridge），这是一款2D的封装技术，在之前的“架构日”（ Architecture Day ）也宣布3D封装技术Foveros的诞生。

这次英特尔进一步提出Co-EMIB技术，基于2D封装技术EMIB和3D封装技术Foveros，利用高密度的互连技术，实现高带宽、低功耗，并实现有竞争力的I/O密度，全新的Co-EMIB技术可连结更高的计算性能，能够让两个或多个Foveros元件互连，基本达到单晶片性能。

第二是英特尔的互连技术ODI（Omni-Directional Interconnect），提供封装中小芯片之间，无论是芯片或模块之间的水平通信或是垂直通信，互联通信都有更多灵活性。

ODI封装技术利用大的垂直通孔直接从封装基板向顶部裸片供电，比传统的硅通孔大得多且电阻更低，可提供更稳定的电力传输，同时通过堆叠实现更高带宽和更低时延。再者，利用这种方法可以减少基底芯片中所需的硅通孔数量，可减少面积且缩小裸芯片的尺寸。

第三是MDIO ：是基于先进介面汇流排AIB（ Advanced Interface Bus ）发布的MDIO全新裸片间接口技术。MDIO技术支持对小芯片IP模块库的模块化系统设计，能够提供更高能效，实现AIB技术两倍以上的速度和带宽密度。

毫无疑问，英特尔与台积电都将“大炮”对准 3D 封装技术，这个“后摩尔定律”时代最至关重要的战场。

3D封装技术的三大挑战

英特尔之前提出的Foveros全新的3D封装技术，就已经让市场十分惊艳。

因为3D堆叠技术已在存储领域实现了，但要堆叠不同逻辑产品，则是一个巨大的技术门槛。英特尔就是想把芯片堆叠从传统的被动硅中介层（ passive interposer ）与堆叠存储器，扩展至堆叠高效能逻辑产品如CPU 、 GPU 、 AI芯片等，实现业界常常在谈论的“异质堆叠整合”技术，且不单是芯片堆叠，还做到不同Wafer之的直接贴合。

英特尔为了以封装技术全面大反攻，也大力借助“小芯片”（ chiplet ）概念，让存储和运算芯片能以不同组合堆叠。

Foveros这项3D封装技术可以将产品分解成更小的“小芯片”，其中的电源传输电路、 SRAM 、 I/O元件可以建入底层的基础芯片（ base die ）当中，而高效能逻辑芯片则堆叠在上面，同时Foveros也具备在新的装置设计中混搭各种硅知识产权（ IP ）模组、各种存储、 I/O元件的弹性。

英特尔第一个使用高端Foveros封装技术产品，将是结合10nm芯片的“ Lakefield ”处理器，根据英特尔之前宣布，会在2019年问世，这不但是英特尔继 2018年宣布推出2D封装技术的EMIB之后另一大突破，更等同是对台积电日前披露的3D封装技术SoIC下战帖。

英特尔的Lakefield处理器预计是在单一芯片上采用10nm技术的Sunny Cove架构为主核心，另外再配置4个10nm的Tremont架构做为小核心，且内建LP DDR4存储控制器等，之所以可以把这么多的运算和处理元件都包在一颗单芯片中，秘诀就在 Foveros封装技术。

再者，未来英特尔也会将Foveros封装技术从10nm推进至7nm，通过3D封装来延续摩尔定律。不过， Foveros技术因为是堆层堆叠，非常考验散热，加上生产良率是一大问题，以及上下层的供电稳定性，因此可以说，目前Foveros封装技术三大项挑战分别为散热、良率、供电等。

图 |台积电日前在上海技术论坛中展现四大封装技术：CoWoS、InFO、WoW、SoIC，其中SoIC预计明年可开始生产。（来源：DeepTech）

图 |台积电日前在上海技术论坛中让两大3D封装技术WoW、SoIC亮相，同时做出比较，会是未来工艺技术持续推进的重要动力。（来源：DeepTech）

“3D封装元年”将至

台积电日前在批露最高端封装技术SoIC（system-on-integrated-chips）技术时，市场也直言“真正的3D IC终于来了”，SoIC预计从2020年起贡献营收，并将在2021年创造显著收入贡献。

台积电在封装技术上陆续推出2.5Ｄ的高端封装技术CoWoS（Chip-on-Wafer-on-Substrate），以及经济型的扇出型晶圆InFO（ Integrated Fan-out ）都非常成功，可以说一路从三星手上分食苹果订单，到独享苹果订单，靠的就是封装技术领先对手，将其产业地位推上另一个高峰。

早在10年前台积电就看出随着 半导体 前段工艺的快速微缩，后段封装技术会跟不上前段工艺的脚步，台积电技术往前冲刺的脚步会因此被拖累，等到那时，摩尔定律真的会失效，因此毅然决定投入封装技术，在2008年底成立导线与封装技术整合部门（Integrated Interconnect and Package Development Division, IIPD )。

可以观察到，全球半导体龙头霸主的地位，当中一大关键系于“ 3D封装技术”，2020年将陆续进入3D封装量产的时间点。

英特尔第一个采用Foveros封装技术的“ Lakefield ”处理器预计2019年下半问世，但因为COMPUTEX中没有宣布相关细节，不知时程是否有变化，而台积电的SoIC封装预计2020年小量贡献营收，因此，可说2020年是“ 3D封装元年”，届时又是摩尔定律的一大里程碑，预计英特尔、台积电祭出的“真3D ”封装技术将带来新一轮的厮杀。

本文已标注来源和出处，版权归原作者所有，如有侵权，请联系我们。